

D i e n s t s a c h e
persönlich

=====

Reisebericht / Umsetzungskonzeption

1. Plan-Positions-Nr.: V/80
2. Bezeichnung der Veranstaltung: 25 th Design Automation Conference
3. Land/Ort: USA / Anaheim, CA.
4. Zeitraum: Reise: 11.06.1988 - 18.06.1988
Konferenz: 12.06.1988 - 16.06.1988
5. Delegationsleitendes Organ: MEE / KME
6. Delegationsleiter: Prof. Rößler, Franz
7. Teilnehmer: Prof. Rößler, Franz
8. Berichterstatter: Prof. Rößler, Franz
9. Umsetzungskonzeption bestätigt:

Mitzeichnung:

..... *Prof. Müller* *20.7.88*
FEE

..... *Prof. Reinke*
FE

..... *Prof. Mandler*
F

..... *Prof. Jahn*
C

bestätigt:

..... *Prof. Weidner*
Generaldirektor

Verteiler:

6 x EZ für MEE

CPR, EG, L, C, F, FI, FE, FEE, FEE2, ZMD, ZKI, TUD, KR, KAAB

10. Art der Veranstaltung: Konferenz zu Fragen der Entwurfsautomatisierung mit Ausstellung zu CAD/CAE-Technik und Software sowie Lehrveranstaltung zu Entwurfsfragen
11. Wirtschaftsgebiet: NSW
12. Anzahl der Teilnehmer: 1 MEE / KME / MME / EME
13. Zuordnung der Ergebnisse in das Fachgebiet:
- elektronische Informationsverarbeitung, Datenverarbeitung und Büromaschinen;
 - Automatisierungs- und Meßtechnik;
 - elektronische Bauelemente und Vakuumtechnik;
 - Rationalisierungsmittel- und vorgänge;
 - Nachrichtentechnik;
 - Technologie und Verfahren.

1. Politische Einschätzung:

Die "Design Automation Conference" ist die führende wissenschaftliche Veranstaltung zu allen Fragen des Rechneinsatzes für den Entwurf integrierter Schaltkreise und des Entwurfes von Gerätesystemen. Die Konferenz ist auf die praktischen Belange des Entwurfes (Rechnerunterstützung bei der Simulation, Verifikation auf System-, Logik-, Elektrik- und Layoutebene, Fehlerfindung, Testfragen, Labormeßtechnik, Automatisierung der Layoutarbeiten und der Logikgestaltung, zweckentsprechende Hardware, Softwarepakete) zugeschnitten. Sie beinhaltet daher fast keine Redundanz und muß für die Schaltkreisentwicklung vollständig ausgewertet und umgesetzt werden.

Es ist einzuschätzen, daß die Teilnahme an allen Veranstaltungen der DAC die Gesamtübersicht über den Weltstand auf dem Gebiet der Entwurfsautomatisierung vermittelt und die Teilnahme an untergeordneten Konferenzen erübrigen kann. Durch einen Teilnehmer können jedoch maximal 15 bis 20 % des angebotenen Wissens wahrgenommen werden, weil die DAC mit bis zu 6 parallelen Veranstaltungsreihen gleicher Wichtigkeit durchgeführt wird. Auf der DAC wurden in der Vergangenheit die wichtigsten neuen theoretischen Lösungsansätze vorgestellt, so daß auch in den Literaturverzeichnissen der wissenschaftlichen Ausarbeitungen die DAC eine dominierende Rolle einnimmt. Die Teilnahme des SW wird dieser Rolle der DAC in den Teilnehmerzahlen nicht gerecht.

Es ist als Erfolg zu werten, daß die gleichberechtigte Teilnahme der DDR mit allen Arbeitsmöglichkeiten ermöglicht werden konnte. Während die wissenschaftlich-technischen Auskünfte im allgemeinen erhalten werden konnten, werden hinsichtlich Kauf von Ausrüstungen und Software die Embargobestimmungen oftmals als Hinderungsgrund in den Gesprächen genannt.

Das Arbeiten während der Konferenz, insbesondere die Informationsgewinnung während der (sehr großen) Ausstellung, waren ohne Behinderungen und Einschränkungen gesichert. An der Konferenz nahmen 4500 Wissenschaftler aus dem Schaltkreisentwurfsbereich und 3500 Betreuer der technischen Ausstellung teil.

Das hohe Niveau der Konferenz wird durch die Tatsachen unterstrichen, daß von 400 eingereichten Vorträgen nur 124 ausgesucht wurden und in einer gleichzeitig stattfindenden Ausstellung (117 Aussteller) sowie einer zusätzlichen Veranstaltungsreihe der Hochschulen ein breites Angebot besteht, das das Spektrum von der Ideenfindung bis zur direkten praktischen Nutzung überstreicht.

Die Auswertung des 730 Seiten starken Tagungsbandes und der ca. 15 kg technischen Unterlagen wird durch viele Wissenschaftler des MME und der übrigen Mikroelektronikbetriebe einen längeren Zeitraum einnehmen, so daß z. Zt. nur ein Teil des Nutzens einschätzbar ist.

Die 25. DAC brachte eine Fülle neuer Erkenntnisse zu strategischen Fragen in der Mikroelektronik. Es muß eingeschätzt werden, daß die in der DDR angewendete Software 2 Generationen Rückstand hat.

Es ist notwendig, die Leistungsfähigkeit der Forschungszentren der Rechentechnik, Mikroelektronik, Nachrichtentechnik, Werkzeugmaschinentechnik und Automatisierungstechnik sowie der AdW, der Universitäten und Hochschulen unter einheitlicher Leitung hardware- und softwaremäßig zu verbinden, weil die einzelnen Institutionen weder die Hardwareausrüstung einzeln finanzieren können noch einzeln die kadematischen Voraussetzungen für die notwendigen Softwarearbeiten aufbringen können. Das notwendige Leistungsvermögen kann nur in einer SW-Zusammenarbeit erreicht werden. Die gegenwärtigen Organisationsformen in der gemeinsamen Projektbearbeitung, Hardwarebenutzung, Softwareaustausch genügen dem international beobachtbaren äußerst flexiblen Stand in Größenordnungen nicht mehr. (s. fachliche Auswertung). Eine drastische Änderung der gegenwärtigen

Verfahrensweise ist notwendig, um bei der Entwicklung des internationalen Tempos ein Arbeitsgebiet für die DDR-Mikroelektronik behalten zu können. In der Plenardiskussion der DAC wurde formuliert, daß die Mikroelektronik international geworden ist, was durch gemeinsam benutzte Rechnernetze, Bauelementebibliotheken und einen verallgemeinerten Softwarefundus bestätigt wird.

Erstmalig wurde auf der 25. th DAC das "DIN" (DAC Information Network) betrieben (über DEC-Rechner und installiert von Digital Equipment, etwa 100 Terminals standen zur Verfügung).

Alle vorangemeldeten Nutzer hatten die Möglichkeit, über ein eigenes Passwort auf dem Informationsrechner zu arbeiten und die Dienste "Programminformationen der DAC", "Anaheim-Stadtinformationen" und "elektronische Post" in Anspruch zu nehmen. Über "elektronische Post" konnten zu den 8000 Teilnehmern der Konferenz im üblichen "Mail-Dienst" der VAX-Maschinen Verbindung aufgenommen werden, Treffpunkte vereinbart werden usw. In diesem System hatte ich als vorangemeldeter Teilnehmer gleiche Rechte.

Die Konferenz wurde ausstellungsseitig durch die USA beherrscht. Die BRD war mit einem Stand (DOSIS GmbH) vertreten.

Die Vorträge verteilten sich:

| Land | Gesamt | Industrie | Universitäten |
|-------------|--------|-----------|------------------|
| USA | 102 | 48 | 57 |
| Japan | 9 | 9 | |
| BRD | 6 | 3 | 3 |
| Kanada | 4 | | 4 |
| Frankreich | 3 | 2 | 1 |
| Holland | 3 | | 3 |
| Taiwan | 3 | | 3 |
| Belgien | 2 | 2 | 1 |
| Großbrit. | 2 | | 2 |
| Niederlande | 2 | | 2 |
| Israel | 1 | | 1 |
| VR China | 1 | 1 | 1 (Gem. mit USA) |
| Australien | 1 | | 1 |
| Italien | 1 | | 1 |
| ----- | | | |
| 14 Länder | 140 | 65 | 80 |

Damit waren für das SW als einzige Teilnehmer die VR China mit Huang Wei Kang, Fudan University, Shanghai; Shen Guo Kang, Beijing Dong Guang Electron, Beijing (gemeinsamere Vortrag mit Frederick Hill, University of Arizona, Tucson, AZ; Eltayeb Abuelyamen, Western Michigan University, Kalamazo, MI) neben der DDR nachweisbar. Gegenüber der DAC 87 hat Japan mit 9 Vorträgen gegenüber 3 Vorträgen 1987 einen höheren Anteil übernommen. Die Konferenz wird nach wie vor durch die USA bestimmt.

2. Fachliche Darlegung:

----- Grundsätzliches: -----

1.
Die im Reisebereich der DAC 1987 getroffene fachliche Darstellung behält Gültigkeit und wird an dieser Stelle nicht wiederholt (s. VD CEE2 29/87. Die in Auswertung der DAC 87 getroffenen Maßnahmen erweisen sich als richtig und sind unverändert fortzuführen.

2.
Die tiefgründige Auswertung des fachlichen Teils der DAC kann in diesem Bericht nicht erfolgen, da die gesamte Breite des Schaltkreisentwurfes berührt wird und alle Wissenschaftler des Schaltkreis- und elektronischen Gerätebaues die Auswertung in der ganzen Breite durchführen müssen.

Es wird daher so verfahren, daß das Inhaltsverzeichnis der Konferenz in Anlage 1 beigelegt ist. Die Vorträge können über den VEB MME, Forschungszentrum Erfurt, FEE2, Prof. Rößler, Rudolfgstr. 47, Erfurt,

Microfiches werden automatisch versandt an:

| | |
|------------------|--------------------|
| AdW ZKI Dresden | Prof. Diener |
| AdW ZKI Berlin | Prof. Kempe |
| TUD Sekt. 9 | Prof. Möschwitzer |
| KCZ ZMD | Prof. Junghans |
| KRD | Gen. Laueremann |
| KME HFO | Gen. Schackow |
| KAAB | Gen. Deuretzbacher |
| EZW | Dr. Dittrich |
| THI Sekt. PHYTEB | Prof. Köhler |

Weitere Wünsche sind an die o. a. Adresse zu richten.

Anlage 3 enthält eine detaillierte Übersicht über die Firmen, deren Produkte, sowie eine Angabe, ob zusätzliche Materialien vorliegen. Bei Interesse sind diese Unterlagen (ca. 15 kg) im FME/FEE2 einzusehen.

3.

Über die in den Punkten 1 und 2 festgelegten Verfahrensweisen hinaus ergeben sich als Übersicht folgende Feststellungen aus den besuchten Veranstaltungen der 25. DAC:

- Die im Rahmen der 24. th DAC gewonnenen Feststellungen zu
 - Analysemeßtechnik,
 - ASIC-Testern,
 - Library der "Logic Automation",
 - Programme der "VLSI Technology"bleiben unverändert richtig und bestimmen den Stand der Meßtechnik und der Software.
Bei den ASIC-Testern ist der Übergang zu 100-MHz-Testern mit bis zu 640 Pins bei Zeitauflösung von 100 ps und totaler Skew-time von +/- 1 ns unverkennbar.
- Die Hardware verlagert sich immer mehr zu leistungsfähigen 32-Bit-Rechnern der Mikroserien (SUN, Apollo), ergänzt durch Hardwarebeschleuniger. Mit 10 MIPS beginnen diese Work-Station's die traditionellen Minicomputer durch technische Überlegenheit zu verdrängen.
- Hardwarebeschleuniger und Parallelrechner haben sich in mehreren Gebieten zur notwendigen Leistungssteigerung breit durchgesetzt.
- Die Automatisierung des Layouts wird als abgeschlossen betrachtet (elektrische Schaltung -> Layout).
- Im Mittelpunkt des wissenschaftlichen Interesses steht die Auflösung ganzer Systeme aus einer Hardwarebeschreibungssprache (EDIF, VHDL, Pascal) in die Logik bzw. Elektrik. Mit der durchgeführten Auflösung (industriell bereits erprobt) gilt die vollständige Entwurfsautomatisierung als gelöst.
- Die Hardware- und Softwarebestrebungen verschmelzen über gemeinsam genutzte Programmkomponenten und Librarys weltweit.
- Die Entwicklung von In-House-Software wird immer mehr als unmöglich angesehen und auf zentrale Programme zurückgegriffen. Hiermit geht die Standardisierung der Schnittstellen und Sprachen einher (VHDL, EDIF, PASCAL, SPICE, HILO, CIF). Die Software wird für eine gemeinsame Nutzung geöffnet, Tabus zur Verbindung mit anderen Software-Tools dürfen nicht bestehen, da sonst die Anwendung eingeschränkt würde (open System).
- Durch alle Softwareanbieter wird auf Librarys verwiesen. Der Umfang solcher Librarys bestimmt immer mehr das Leistungsvermögen der Software.
- Der Selbst-Test im Schaltkreis zur Meßerleichterung hat sich als genereller Trend weiter fortgesetzt. Es existiert Software zur automatischen Implementierung des Selbsttests auf der Basis der Verhaltensbeschreibung (VHDL) / (Virginia University).
- Es gibt 4 hauptsächliche Hardwarehersteller: DEC, IBM, Apollo, Sun; Softwareanbieter arbeiten meist für alle 4 Strecken kompatibel; Hardwarehersteller zeigen, daß alle namhaften Softwarepakete integriert werden können (bei DEC sehr ausgeprägt). Nicht mehr alle Softwareanbieter bieten ihre Software

die Software für Sun billiger als für die Minicomputer VAX.
Hierdurch erhält die Einordnung der 32-Bit-Mikroprozessoren, der
Spezialprozessoren, Parallelbeschleuniger ein gegenüber bisherigen
Entscheidungen neues Gewicht.

Für die Maschinen werden diskutiert:

Speicher: Tendenz zu virtuellen Speichern mit 'beliebiger'
Kapazität;

Geschwindigkeit: 1987: 10 MIPS 1991: 100 MIPS

Technologie: CMOS, BiCMOS

Betriebssystem: UNIX, ULTRIX

Bauelementebasis: 80386 und Nachfolger bzw. Spezialprozessoren

Beschleuniger: Parallelrechenwerke

Vergleiche: 10 - 20-fache Leistung zur VAX 11/780

Integer: 2-fache Leistung zur Cray

SPICE: 50-fach zur VAX 11/780

In 5 Jahren:

Alle Computer sind mit Paralleler beschleunigt (10 000 bis
100 000 Prozessoren - heute 16 - 1024 Prozessoren).

PC's tendieren zu Mainframe, gekoppelt, geteilte Speicherressourcen,
Datenbus

5 - 200 MIPS, shared access: 100 - 3000 MIPS

Peripherie: mehrere Terminals für jeden Nutzer

Ressourcenbelastung für den Nutzer entsprechend Bedarf

Riesen-Massenspeicher

Software: Parallelsprachen sind Standard

Objektorientierte Programmierung

Menschliches Interface: Grafik, Bild, Sprache

- Historische Entwicklung: (1975 -> 1990)

Hardware: PDP-8 > Harris > VAX11/780 > IBM > Amdahl > Sun

Netzwerk: Stand-alone > Ethernet > File Server >

Hardware-Accelerator-Server > Hierarchisches LAN

- Die über mehrere Entwurfslevel durchgehend linkende
Multi-Window-Technik ist als Stand der Technik zu betrachten;

- Workstationen versuchen, durch Hardwarebeschleuniger die
Leistungsfähigkeit der Mainframes zu erreichen und zu
überbieten. Dadurch geht der Trend von Minicomputern (VAX) zu
Work-Station's (SUN) (auch bei großen Entwurfsproblemen).

- Der neuer Entwurstil auf der Device-, Zell- und Megablockebene hat
sich allgemein durchgesetzt.

Die Blöcke nehmen dabei den Umfang von Schaltkreisen wie der
16-Bit-CPU 80286 bzw. 32-Bit-CPU 80386 bzw. ähnlichen Typen
anderer Firmen an. Selbst große Schaltkreise können
technologieunabhängig aus der Logikbeschreibung erzeugt werden.

- Genereller Bezug auf 1.5 um-Technik, Angaben zu 1 um-Techniken;
perspektivische Betrachtungen zu 0.7 und 0.5 um-Technologien;

- Vielzahl ausgereifter Design-Systeme für PCB und IC, offen zu
höchster Komplexität (100 000 bis 1 Mio. Gatter), perfekter Stand
der dynamischen Optimierung, Platzierung, Verdrahtung;

- Einheitliche Behandlung von Gate-Array, Sea-of-Gates, Standardzelle,
parametrisierter Zelle, automatischer Zellerzeugung,
Megazellenentwurf, Library- und Blocksysteme, Mikroprogrammerzeuger,
RAM-, ROM-, PLA-Einbindung in einem gemeinsamen Silicon-Compiler.
Verschmelzen von ASIC, Semicustom, Custom, Gate-Array.

- Programme zur systemmäßigen Syntaxprüfung auf Richtigkeit des
Systementwurfs (Verifikation an Hand der Korrektheitsprüfung des
Graphen);

- Programme zur Pfadanalyse auf globale zeitkritische Stellen. Die
Untersuchungen zur Pfadanalyse nahmen einen auffällig breiten Raum
ein, so daß geschlußfolgert werden kann, daß durch die steigenden
Geschwindigkeitsforderungen ausgelöst, die Pfadanalyse als die
günstigste Variante zur Geschwindigkeitsoptimierung angesehen wird.
Die im EME laufenden Arbeiten zu diesen Programmen sind daher
forciert fortzusetzen.

- Timing-Analyse-Systeme zur dynamischen Optimierung;

- Programme zur Untersuchung ressourcenoptimaler Entwürfe,
beispielsweise beim Pipeline-Design. Damit wird die
Entwurfsphilosophie nicht mehr logisch vorgegeben, sondern aus den
vorgegebenen Beschränkungen für die Zeitoptimierung. Hieraus, wie
auch aus der automatischen Auflösung aus der Behavioral-Ebene in die

Logikebene, entstehen 'menschlich-unverständliche' Entwürfe. Ohne Systemdenken wird der Schaltkreisentwurf und das Verständnis fremder Schaltkreise unmöglich.

- Die ereignisorientierte Simulation kann durch einen 'Taktunterdrückungsmechanismus' in der Geschwindigkeit verdoppelt werden.
- Es existieren Rückwärts-Compiler von der elektrischen/ Logikebene in die Systemebene, um den Umentwurf bei Technologiewechsel zu unterstützen.
- 'Design Compiler' als Umsetzer Systemsprache in Logik/Elektrik zeigten das besondere Interesse der Fachwelt (Synopsis/SILC Tech.). Der Perfektionsstand wird beschrieben durch die Umsetzung von 60 % des Motorola 68000 in 30 min auf VAX 8800 mit günstigeren Eigenschaften als der handoptimierte Entwurf. Als 'Benchmark-Tests' werden die Schaltkreise Intel 8251 (serieller Controller), MC6502 (kleiner Mikroprozessor), DSP (digitales Filter) und MC68000 (großer Mikroprozessor) herangezogen.
- Neue Formen der Zeitanalyse (1000-mal schneller als SPICE) auf der Grundlage der Pfadverfolgung (Performance CAD) bei guter Genauigkeit und Anwendungsmöglichkeiten auf sehr große Schaltungen.
- Zeitverzögerungen durch Leitungen müssen berücksichtigt werden und sind in einigen Analyseprogrammen implementiert (AIDA). ('Renaissance der Signal-Elektronik').
- Behavioral-Untersuchungen setzen sich gegenüber der Logiksimulation generell durch. Es werden die gesamten Systeme in die Simulation einbezogen, da die Fehler im Entwurf meist in den Wechselwirkungen mehrerer Schaltkreise (80% bis 50 % Erfolgsrate) bei fehlerfreiem Einzelchip (95 % - 99% Erfolgsrate) liegen. Dadurch werden die Methoden, Librarys, Software und Hardware für den Geräte- und Schaltkreisentwurf vereinheitlicht und können gemeinsam benutzt werden. Hardwarebeschleuniger sind Voraussetzung zur Simulation der Gesamtsysteme mit mehreren Millionen Gatter.
- Diskutiert wurde für die Zeit nach 1990, daß optische Systeme (light-ware) gegenüber GaAs-Systemen bessere Möglichkeiten bieten werden und mit > 10 GBit/s die besten perspektivischen Aussichten haben (Steuerung des Lichts mit Licht).
- Die weitreichende Umstellung in unserer elektronischen Denkwelt gibt die folgende gezeigte Tabelle am besten wieder:

| | 70-82 | 82-88 | 88-? | danach |
|------------|--------------------|------------|-----------------------|--|
| Input: | Geometrie | Schaltbild | Struktur/ RTL/Bool | Behaviorial HDL/ Code |
| Entwerfer: | Circuit/ Layout | Logik | Hardware | System |
| Plattform: | Schablonen | Layout | Software/ Schaltg. | Software + Hardware-Accela. Struktur |

Während der Entwerfer im FME noch auf der Schaltungs-/Layoutebene denkt (1970-82), müßte er (1982 - 88) vorwiegend logisch ausgebildet sein und für die gegenwärtigen Aufgaben auf der Ebene der Gesamt-Maschine (Hardware) denken, um in der Folgezeit zum Systementwerfer zu werden. Das zeigt die notwendigen drastischen Änderungen in der Hochschulausbildung und in der Qualifizierung der Entwerfer.

Mit dem Übergang vom 'handwerklichen Bedienen' zum 'systemmäßigen Erfinden' steigt die Bedeutung der Wissenschaft stark. Diesen Trend bringt die folgende Tabelle gut zum Ausdruck:

| 1965 | 1970 | 1975 | 1980 | 1985 |
|----------------------|----------------------------|------------------------|-------------------------------|------|
| Logik- Simulation | Funktionelle Simulation | Logik- Synthese | Reele Silicon- Compiler | |
| Building | Hierarchisches | Modul- Construction | | |

Netzwerk- 2-D-Simul. 3-D-Simul. Monte-Carlo Quanten
analyse

| | | | | |
|---------|-----------------|--------------------|--------------------------|---------|
| Bipolar | 5 um p/n MOS | CMOS 2 um | CMOS 1 um | BiCMOS |
| | | Standard- Zelle | 1MdrAM Mega- Zelle | 16MdrAM |

- Systemsimulations-Maschinen mit Accelerator (SDE / Zycad) sind neben den Logiksimulationsmaschinen (LE/ Zycad) und den Testsimulations-Maschinen (FE/ Zycad) notwendig. Sie erhöhen die Leistungsfähigkeit um den Faktor 1000 und gestatten damit eine neue Qualität im Entwurf von Systemen. Durch die hohe Leistungsfähigkeit (5 000 Befehle pro Sekunde bei 1 Mio Gatter) bei hohem Preis (1,5 - 2,5 Mio für jede der Maschinen) ist nur eine gemeinsame Nutzung, Beschaffung, Softwarebearbeitung für alle Elektronikbetriebe möglich und sinnvoll. Daraus resultiert eine gemeinsame Organisation, Library, Verwaltung, Dateneinbindung DDR-weit und sinnvollerweise auch RGW-weit. Im NSW ist dieser Schritt vollzogen.
- Für den Stellar GS1000 Graphics-Supercomputer wurde bei Entwicklungsbeginn am 12.02.86 nach 15 Monaten der Produktionsausstoß erreicht. Das demonstriert die Parallelität zwischen Schaltkreis- und Geräteentwicklung einschließlich der Leistungsfähigkeit der Entwicklungssysteme.
- Die "Standard-Library" des NSW (Logic-Automation) beinhaltet z. Zt. 3000 Schaltkreise von 28 Herstellern. Die Software stellt etwa 1 000 000 (entspricht 25 000 Seiten = 50 Lexika-Bänden!!) Zeilen in PASCAL dar. Dynamischer Test, Fehlerauswertung und Systemsimulation werden in einem einheitlichen System durchgeführt. Absatzfähig ist nur noch der Hersteller, der seine Bauelemente in der gemeinsamen Library mit anbietet. An Stelle der Datenblätter tritt das in die Library eingebrachte Systemmodell des Schaltkreises. Mit dem Modell (Preis 1000 bis 5000 \$) wird der logische Inhalt der Schaltkreise offengelegt. 80386?
- Die Layouterzeugung aus der systemmäßigen Beschreibung ist prinzipiell gelöst, so daß eine Layout-Library für die Großzellen nicht mehr notwendig ist.
- Für die Layoutebene dominiert als "NSW-Standard-Library" die gemeinsame Library der Firmen NCR, NS, OKI, RCA, TI. Als weitere Library wurde die ADVANCALL-Library (Siemens, Toshiba, General Electric/ Calma) vorgestellt.
- Perspektivische Eigenschaften integrierter Schaltungen:
 - 50 - 200 MHz
 - 50 - 200 ps/Gatter
 - 4 Mio. Transistoren bei Mikroprozessoren
 - Viele neue Chips wirken zusammen
 - BiCMOS, ECL, GaAs
 - Trend zur totalen Integration
 - Spezialgehäuse
 - Analyse mit den Methoden der Leitungstheorie, Taktlaufzeiten müssen berücksichtigt werden
 - Rauschanalyse, Kopplungen, Interchip-Verzögerungen haben Einfluß.
- Die Innenmessung zur dynamischen und Fehlersuche wird durch das IDS-5000 bestimmt. Das Gerät ist für die weitere Entwicklung der Mikroelektronik unverzichtbar. Es weist eine ausgezeichnete und durchgängige Softwareunterstützung aus, die ein sehr effektives und präzises Arbeiten ermöglicht. Die Auswertung fehlerfreie / fehlerbehaftete Funktion über Differenzvergleich des Potentialbildes ist neuerdings möglich und stellt eine neue Qualität der Fehlersuche dar.
- Der internationale Stand mechanischer Präzision wird an der Innenmeßeinrichtung von KLA Systems demonstriert (mechanisches Aufsetzen von Pico-Probe-Spitzen über eine automatische Aufsetzvorrichtung auf 1 - 2 um Alu-Leiterbahnen, so daß keinerlei mechanische Beschädigung der Alu-Bahn eintritt (Preis 500 000 \$).

Die 25 th DAC brachte einschneidend neue Erkenntnisse, die es erforderlich machen, neue Formen in der Organisation der Elektronik-Industrie zu finden.

Die strategisch wesentlichen Erkenntnisse betreffen:

1.

Die Umwandlung von elektrisch/logischen Schaltungen in ein Layout vorgegebener Technologie ist perfekt automatisiert. Dabei werden die verschiedenen Entwurfsmethoden (Gate-Array, Sea-of-Gates, Standardzelle, Megazelle, PLA, PLD, ROM, Mikroprogramm, RAM usw.) zu einem einheitlichen Silicon-Compiler verbunden. Dadurch sind sehr effektiv und schnell viele VLSI-Schaltkreise entwickelbar. Es ist davon auszugehen, daß mit der erreichten Perfektion eine neue Qualität des internationalen Leistungsvermögens entstanden ist, zu der wir in der DDR zwei Generationen Rückstand haben.

Schlußfolgerung:

Für die weitere Entwicklung der Mikroelektronik sind so leistungsfähige Programme unverzichtbar. Sie sind aus eigener Kraft in kurzer Zeit mit hoher Qualität nicht entwickelbar.

Die wissenschaftlichen Bemühungen entfernen sich von den Fragen des Layoutentwurfes ("Polygonschieben", "Modellschieben"). Hauptfrage des Entwurfes wird das Finden einer richtigen System-/Logikrealisierung. Dem wird die Ausrichtung der Weiterbildung und der Ausbildung an den Hochschulen z.Zt. nicht gerecht.

2.

Die weitere Entwicklung der nächsten Jahre wird immer perfektere Programme vorstellen, die aus einer System-Hochsprache automatisch in eine logische/elektrische Realisierung untersetzen. Damit erfolgt der Umschlag, daß der Schaltkreisentwerfer ausschließlich auf Systemebene denken muß. Es erfolgt die wissensmäßige, hardwaremäßige und softwaremäßige Verschmelzung zwischen Gerätehersteller und Schaltkreisentwickler. Ohne Denken auf Systemebene sind internationale Schaltkreise nicht mehr zu verstehen und zu entwickeln.

Schlußfolgerung:

Es sind alle Bemühungen auf die Verbesserung des Systemverständnisses sowie der Methoden zur Behandlung, Simulation und Entwicklung großer Systeme und ihrer Architekturen zu konzentrieren.

3.

Die Simulation von Kollektiven von Schaltkreisen ist auf der Systembeschreibunggrundlage mit so hoher Leistungsfähigkeit möglich, daß selbst die Betriebssystementwicklung auf der Grundlage der Modelle erfolgen kann. Die international verfügbaren Schaltkreise sind in einer einheitlichen Library erfaßt. Die Entwicklung neuer Geräte wird damit ohne Versuchsaufbau fehlerfrei gesichert und extrem beschleunigt. Die Elektronik ist hierdurch international eng verflochten und tauscht äußerst präzise und flexibel ihre Ergebnisse. Wer sich in die gemeinsamen Bemühungen nicht einreicht, ist chancenlos. Der Geräteentwickler arbeitet mit gleicher Hardware, Library, Software wie der Schaltkreisentwerfer. Schaltkreisentwurf und Geräteentwurf verschmelzen.

Schlußfolgerung:

Es ist notwendig, die genannten Arbeitsmittel in der DDR zu schaffen. Die Entwurfszentren der AdW, führender Hochschulen, Robotron, KAAB, FZW, Textima, KME und KCZ müssen über Datennetz verbunden sein und mit gleicher Software, Hardware, Methodik arbeiten. Alle Schranken gegenseitiger Nicht-Informiertheit müssen beseitigt werden. Durch eine zentrale Leitung muß gesichert sein, daß nach vorgegebener Geräte-Zielstellung in einer einheitlichen Vorgehensweise zwischen Geräte- und Schaltkreisentwurf parallel, mit gleicher Datenbasis und vereinheitlichten Softwareschnittstellen gearbeitet wird. In dieses zentrale System sind alle Elektronik-Entwicklungsstellen einzubeziehen.

4.

Die Leistungsexplosion der Schaltkreisentwicklung wird von hunderttausenden Entwurfsingenieuren getragen und erfolgt daher in schockierender Breite.

Schlußfolgerung:

genügen diesem Trend in keiner Weise. Durch die Einstellung der meisten theoretischen Vorlaufarbeiten wegen Kadernmangels sind 2 Generationen Rückstand in der Entwurfsmethode im EME eingetreten. Ein Mithalten mit dieser Leistungsentwicklung ist nur auf der Grundlage der Zusammenarbeit aller sozialistischen Länder möglich, wobei die entscheidenden Leistungen schon aus der Sicht des Arbeitskräftepotentials nur durch die UdSSR und die VR China gebracht werden können. Es muß ein schnittstellenkompatibles System der Länder im SW entwickelt werden, um ähnlich leistungsfähige Librarys aufbauen zu können.

Der notwendige Informationsaustausch zu Schaltkreisen, Geräten, Software, Entwurfsmethoden muß unmittelbar möglich sein. Die gegenwärtigen Verfahrensweisen sind antiquiert und untauglich.

5.

Der qualitative Umschlag hinsichtlich Hardware (Beschleuniger und Parallelrechner, Grenzfrequenz der Meßtechnik, Analysetechnik mit REM, Logic-Analyzer) erfolgt sehr rasch (2 Jahre). Die Preise für einzelne Meßmittel liegen zwischen 0,5 bis 4 Mio \$. Sie sind als Gesamtheit für die Entwicklung der Geräte und Schaltkreise notwendig.

Schlußfolgerung:

Da einzelne Kombinate nicht mehr in der Lage sind, die unverzichtbar notwendige Technik für die Elektronik-Entwicklung zu beschaffen und zu finanzieren, ist ein gemeinsamer Hardwarefond mit gemeinsamer Beschaffung, Information, Nutzung mindestens DDR-weit (eigentlich für alle sozialistischen Länder) unumgänglich. Es sind die dafür möglichen Organisationsformen zu finden.

6.

Es ist eine immer breitere Orientierung auf leistungsfähige Work-Stations (SUN4) gegenüber zentralen Rechnern zu beobachten. Ursache hierfür sind die schnelleren interaktiven Reaktionszeiten, die gestiegene Leistungsfähigkeit der Work-Stations (10 - 100 MIPS), die generelle Vernetzbarkeit der Work-Stations, ihre Verbilligung durch Anwendung höchstintegrierter Spezialschaltkreise, ihre Gesamt-Störfreiheit bei Ausfall einzelner Maschinen.

Schlußfolgerung:

Die Schaffung leistungsfähiger Work-Stations und der dazu notwendigen Bauelementebasis ist zu untersuchen.

7.

Das Fachgebiet des automatisierten Schaltungsentwurfes hat in sich eine solche Breite angenommen, daß die Informationsauswertung zu diesem Fachgebiet den Ansprüchen absolut nicht genügt und durch die bestehenden Formen der Literaturbeschaffung und -Auswertung mehr als schlecht befriedigt wird.

Durch die zusätzlichen Lehrveranstaltungen im Anschluß an die DAC wird diesem Informationsbedürfnis international Rechnung getragen

Schlußfolgerungen:

Es ist eine Bücherei Schaltkreisentwurf im EME notwendig, die den Schaltkreisentwerfern schnellen Zugriff zu den Quellen garantiert.

Die Auswertung der Quellen muß zielgerechnet auf der Entwurfsrechentchnik im Sinne von Help-Files jederzeit möglich sein.

Es sind Mittel in der Höhe von ca. 10000 \$ zur Beschaffung von Literatur notwendig. Die Beschaffung der Literatur und ihre Auswertung sind mit höchster Priorität einzuordnen. Zum CAD-Gebiet ist ein zentraler Nachweis der speziellen Literatur (einschließlich Analysen von Mustern) für alle Entwurfszentren (Geräte und Schaltkreise) notwendig.

Die Teilnahme an den Lehrveranstaltungen muß in den Folgejahren gesichert werden. Es wird empfohlen, die DAC mit 3 - 4 Teilnehmern zu beschicken (Teilnahme an den Lehrveranstaltungen, 1 Hardware spezialist, 1 Geräte/Systemspezialist, 1 Schaltkreisentwerfer).

4. Wissenschaftlich-technischer und ökonomischer Nutzen:

Die 25 th DAC ergab einschneidende Hinweise auf notwendige Änderungen in der Orientierung der Elektronik-Industrie (Pkt. 3). Ohne diese Änderungen ist die Anstiegsgeschwindigkeit des internationalen Technologiestandes nicht mehr zu gewährleisten. Durch die Teilnahme an

festgestellt. Ökonomische Verluste durch Fehlverhalten sind damit vermeidbar, indem die DAC gründlich ausgewertet wird und die notwendigen Maßnahmen ergriffen werden.

Die Vorträge beinhalten eine Fülle von wissenschaftlichen Informationen, die in die laufenden Themen einfließen. Betroffen sind praktisch alle Softwarearbeiten im FME.

Durch die Information aller Entwurfszentren mittels Micro-Fiches wird die breite Wirksamkeit der technischen Informationen gewährleistet.

Die Teilnahme an den "Tutorials for the design automation professionals" ergab eine ausgezeichnete Übersicht zu den mathematischen Methoden der Entwurfssoftware. Auch dieses Material wird als Micro-Fiche mit dem Bericht an die o.a. Stellen übergeben.

5. Umsetzungskonzeption:

1.

Die in Auswertung der 24 th DAC vorgeschlagenen Maßnahmen behalten ihre Gültigkeit und sind weiter zu verwirklichen und um die im weiteren vorgeschlagenen Maßnahmen zu ergänzen.

2.

Die wissenschaftliche Auswertung der DAC ist mittels der übergebenen Kopien eigenverantwortlich in den Kombinat und Hochschulen zu organisieren.

Im FME werden alle Fachartikel der DAC an die zuständigen Spezialisten verteilt und von diesen für die eigenen Arbeiten ausgewertet.

V.: FEE2

T.: laufend

3.

Die Beschaffung des Diagnosesystems IDS 5000 ist zu forcieren. Bei den ASIC-Testern ist auf Modelle mit 100 MHz Taktfrequenz zu orientieren (gegenüber bisher 50 MHz). Bei Logic-Analysern liegen technisch vordringende Modelle bei 250 MHz Patternfrequenz und 1 GHz Abtastfrequenz. Bei der Beschaffung sind diese technischen Parameter zu berücksichtigen.

V.: FEE6

T.: laufend

4.

Die bisherige Entwurfssoftware ist um Komponenten zur automatischen Auflösung der elektrischen Schaltung in ein Layout zu erweitern. Die Software muß gute Möglichkeiten der Platzierung und Verdrahtung bieten und Megazellen behandeln können. Die Software ist bei Neuentwürfen dominant einzusetzen.

5.

Es sind Möglichkeiten der systemmäßigen Simulation zu schaffen und für Geräte- und Schaltkreisentwicklung zu nutzen.

6.

Zu allen existierenden und neu zu entwickelnden Schaltkreisen sind die gültigen System- und Zeitmodelle zu schaffen und in einer Systemlibrary zusammenzufassen. Diese Library bildet die Grundlage für die Systemsimulation und die Entwicklung neuer Schaltkreise.

V.: ist festzulegen

7.

Durch die AdW/Robotron ist eine Studie zur Einordnung und zweckentsprechenden Auswahl von Work-Stationen zu erarbeiten und daraus die gemeinsame Schaltkreisbasis abzuleiten.

(KRD)

T.: Sept. 1988

8.

Systementwurf, Leiterkartenerwurf und integrierter Schaltkreisentwurf verschmelzen immer mehr, benutzen gleiche Hard- und Software. Es ist perspektivisch eine einheitliche Leitung eines einheitlichen Forschungszentrums zur Elektronik notwendig.

Es ist - im MME zu sichern, daß Gerätewerk und Bauelementewerk in F/E alle Ressourcen gemeinsam nutzen. Hard- und Softwarebeschaffung sind gemeinsam durchzuführen. V.: C

Es ist die gemeinsame Hardware- und Softwarenutzung in den Entwurfszentren KCZ, KRD, KAAB, FZW, Textima, TUD, AdW ZKI, TUK durch Datennetz vorzubereiten.

Durch die vorstehend genannten Kombinate ist die gemeinsame Beschaffung

Logic-Analyzer, REM-Innenmeßtechnik, Parallelrechner, Librarys organisatorisch und inhaltlich zu gewährleisten.

Alle in den genannten Kombinatn verfügbaren Softwarepakete, Rechenanlagen, meßtechnischen Randbedingungen werden in einem gemeinsamen Gremium offengelegt.

9.

Durch ein geeignetes Datennetz ist zu sichern, daß alle Elektronikbetriebe den fortgeschrittensten Stand der System- und Geräteentwicklung sowie Simulation benutzen und daß Mehrfachentwicklungen ausgeschlossen werden. Hierzu sind alle Methoden des Systementwurfes, des Plazieren und Verdrahtens und der Simulation offenzulegen.

10.

Die gemeinsame Erarbeitung von System- und Schaltkreisfragen ist zu einer unmittelbaren Zusammenarbeit im RGW auszubauen. Dazu wird die Zusammenarbeit MME/ KNIPP "Kristall" Kiew als Führungsbeispiel ausgebaut.

11.

Im FME ist im Forschungszentrum eine Spezialbücherei Schaltkreisentwurf vorzusehen. Die räumlichen Bedingungen sind entsprechend vorzusehen (Anbau). V.: C,T,F
Zur Literaturbeschaffung ist ein Fond von jährlich 10 000 \$ zu genehmigen.

12.

Als zentrale Softwarepakete werden geführt und kontrolliert:

- Umsetzung der Elektrik in ein Layout (technologieunabhängig, automatisch) als Vereinigung Gate-Array, Sea-of-Gate, RAM, ROM, Mikroprogramm, PLA, PLD, Megazelle V.: KME/MME
- Systemsimulation einschließlich Systemlibrary (KRD/AdW)
- Die TUK ist zu Leistungen auf diesem Gebiet zu verpflichten
- Übersetzung Systemsprache (PASCAL) in Logik/Elektrik (AdW/MME)

Die TUD ist zu Leistungen auf diesem Gebiet zu verpflichten. Die Summe dieser Softwarepakete führt zum Verschmelzen von Gate-Array, ASIC, Semi-Custom und Full-Custom-Design.

13.

Als zentrales DDR-Objekt sind gemeinsam zu beschaffen und zu nutzen

| | |
|-------------------|---|
| Logikanalyse LE | Installation im MME |
| Systemanalyse SDE | Installation in KRD |
| Fehleranalyse FE | Installation im MME/Erweiterung der LE-Maschine |

Bei allen 3 Objekten ist die automatische Testpatterngenerierung mit zu verhandeln.

14.

Die programmtechnischen Bemühungen um die Pfadsuche und automatische Timing-Optimierung sind fortzusetzen und Möglichkeiten der Unterstützung zu suchen. V.: MME/FME

15.

Für die DAC 1989 vom 25. - 29. Juni 1989 in Las Vegas wird vorgeschlagen, 3 Teilnehmer vorzubereiten (1 KRD, 1 MME, 1 KCZ oder MME). Durch jeden der Teilnehmer ist eine zusätzliche Lehrveranstaltung am 30. Juni 1989 zu belegen. PKJ

16.

Das Erfinden von Systemen, die Systemarchitektur, die Systemsimulation, Systemsprachen sind durch das Hoch- und Fachschulwesen ab sofort in den Mittelpunkt der Schaltkreis-Entwurfs-Ingenieurausbildung zu stellen. Dazu ist ein geeignetes Lehrmaterial zu erarbeiten, in den Entwurfszentren sind Weiterbildungslehrgänge mit einer Tiefenausbildung zu Systemfragen bereits 1989 zu halten. (TUK)

17.

Software einschließlich der zugehörigen Quellfassungen ist jedem Interessenten innerhalb der DDR als Nachnutzung kostenlos zur Verfügung zu stellen, da jede nicht benutzte Software den Fortschritt

(Minuten zur Nachnutzung, Monate zur Vertragsabwicklung). Beim Kopieren der Software entsteht kein wirklicher Aufwand. Jede Softwarebenutzung führt zur Weiterbildung und zu technischem Fortschritt.

Desgleichen sind Librarys auf allen Entwurfslevels kostenlos auszutauschen. Durch diese Verfahrensweise wird das Bemühen vorwärtsdrängender Forscher zu schnellen und guten Leistungen unterstützt.

Voraussetzung für den kostenlosen Austausch ist eine entsprechende Auslegung des Software-Gesetzes.

18.

Die Softwarepakete zu PCB-Entwurf, Logiksimulation, Netzwerkanalyse, Platzieren und Verdrahten, Systemsimulation, Prozeßsimulation, Verifikation im Schaltkreisentwurf sind vollständig zu erfassen, schnittstellenmäßig zu vereinheitlichen und als einheitliche Library zu vertreiben. Es ist zu sichern, daß diese Komponenten auch kleineren Anwendern zur Verfügung stehen.

19.

Für System, Logik, Elektrik, Layout und Meßtechnik sind vereinheitlichte Sprachen festzulegen.

Vorschlag:

| | | |
|------------|----------|---------------|
| System | PASCAL | (VHDL, EDIF) |
| Logik | CGE | (LS11, KOSIM) |
| Elektrik | Net-Lib. | (NBS, SPICE) |
| Layout | CIF | (GS85) |
| Meßtechnik | PATSY | (ATLAS) |

V.: Gemeinsames Forschungszentrum

20.

Die Arbeiten zu STICKs, zum automatischen Layout, zu Blocklibrarys sind fortzusetzen und am Typ MP620 zu einer neuen Gesamtqualität des rechnerunterstützten Entwurfes zu führen.

V.: MME

21.

Es sind Arbeiten zu hochpoligen, verlustleistungsreichen und speziellen Gehäusen für hohe Geschwindigkeiten als Grundlagenforschung durchzuführen.

V.: KWH

22.

In die Auswertung der DAC sind die Gerätebetriebe der DDR einzubeziehen, da vielfältiges Material zum Leiterkartentwurf und zur Simulation von Leiterkartensystemen enthalten ist.

23.

Es sind Arbeiten zur Syntaxprüfung auf Systemebene durchzuführen.

V.: KRD

24.

Es ist zu versuchen, LSINET durch Anwendung der Taktunterdrückung bei ereignisorientierter Simulation um 50 % schneller zu machen.

V.: MME

26.

Die Lösungsansätze der DAC zu Rückwärts-Compilern (Überführung der Netzwerkdatei in die Systemebene) sind zu bewerten.

(IMath der AdW)

27.

Die Beschaffbarkeit eines "Design-Compilers" (System --> Logik) ist zu untersuchen.

28.

Zur Entwicklung von neuen Systemen sind ab sofort in begrenztem Umfange Präparationsmöglichkeiten in CSGT4, CSGT5, BiCMOS zur Verfügung zu stellen, um Schaltkreisfamilien wie CMOS-PROM, PLD, schnelle CMOS-Serie, CMOS-Mikroprozessoren vorbereiten zu können.

(ZMD, AdW/IHP)

6. Besondere Vorkommnisse:

Es traten keine besonderen Vorkommnisse auf.

Anlage 2:

Folgende Zeitschriften wurden übernommen:

1. IEEE Design & Test of Computers June 5(1988)3
2. Communications of the acm June 31(1988)6
3. Test & Measurement World June 8(1988)6
4. Computer Design June 27(1988)11
5. EDN June (1988)12
6. ESD: The Electronic System Design Magazine
June (1988)
7. Electronic Business June 14(1988)11
8. IEEE Micro April 8(1988)2
9. Printed circuit design May 5(1988)5
10. EDN News May 1988
11. Electronic News 13. June 1988 34(1988)

Übersichten zu empfohlener Literatur:

Die nachfolgenden Literaturübersichten beinhalten eine umfangreiche Zusammenstellung von Literatur zum Schaltkreisentwurf. Durch die teilweise als Lehrmaterial angelegten Darstellungen ist ihr Wert für die Forschungszentren, Hochschulen und die AdW sehr hoch.

1. acm press book - Ankündigung
2. acm press 1988 Catalog of Publications
3. acm Membership handbook
4. acm Sig reference Guide
5. Titles on display - Literaturangebot 25 th DAC
The Computer Society
6. IEEE 1988 Membership Application & Information
7. 1988 spring/summer Publications Catalog
(IEEE Computer Society Press)
8. Ankündigung: Bakoglu: Circuits, Interconnections and
Packaging for VLSI
9. Ankündigung Lehrbuch: Test Generation for VLSI Chips
10. IEEE Products on display - Literaturangebot 25 th DAC
11. Addison-Wesley Publishing company: Angebot 25. DAC
12. Addison-Wesley: Angebotsliste 1988
13. Zeitschriften der IEEE
14. 1988 IEEE Publications Catalog

Konferenzen:

1. 6. - 7. June 1989: Working Conference on the CAD Systems Using AI
Techniques
2. 16. - 18. Aug. 1989: VLSI 89
3. 7. - 10. Nov. 1988: ICCAD -88
4. 23. - 26. May 1989: International Workshop on Logic Synthesis
5. 27. - 29. Sept. 1988: EDIF-World - EDIF users meeting

Es wurden Gespräche mit ca. 60 Ausstellern geführt. Die Firmen sind in Anlage 3 angezeigt. Die Namen der Gesprächspartner konnten bei der Kürze der zur Verfügung stehenden Zeit nicht registriert werden. Visitenkarten wurden von den Ausstellern im allgemeinen nicht übergeben. (s. auch Sofortbericht).

8. Einladungen, Geschenke, sonstige Vergünstigungen:

Es wurden keine Einladungen ausgesprochen, Geschenke wurden nicht entgegengenommen. Vergünstigungen außerhalb des normalen Tagungsservices waren nicht vorhanden.

Anlagen:

Anlage 1: Inhaltsverzeichnis der 25 th ACM/IEEE Design Automation Conference

Anlage 2: Hinweise auf Zeitschriften bzw. Literaturzusammenstellungen

Anlage 3: Übersicht über die ausstellenden Firmen