


Spektral gesteuerter Schweißregler

WCTR & SOS

- Aufgaben & Funktion
- Veränderter Lösungsansatz
- Selektion der Hardware
- Modifizierte Zielarchitektur
- Quinto-Interaktion
- Kommunikation
- Anschlüsse und Datenaustausch Quinto
- Anschlüsse Champ, dRec
- Software Aufgaben & Methoden
- Software Schwerpunkte
- Betriebssystem
- Schaltungen



Dr. G. Heinz, GFai e.V.
Rudower Chaussee 30
12489 Berlin
Tel. +49 (30) 6392 -1652
Fax. -1602
www.gfai.de/~heinz
heinz@gfai.de

Vortrag zur 3. Sitzung des PbA,
Projekt Spektral geregelte
Pulsschweißmaschinen (SPS),
17.7.2009 9.00 Uhr,
Felix-Hausdorff-Straße 2,
17489 Greifswald

www.gfai.de/~heinz/techdocs

Aufgaben & Funktion

Ziele

- Messung von Zeitfunktionen mit 4...6 spektral differenten Photodioden im Spektralbereich 0,3...3 μm
- Messung von U und I
- Aufnahme des Datenverkehrs zwischen Bedienteil (Prozeßregler) und Stromquelle der Cloos Quinto 403
- Prozeßregelung
 - Ausgabe geänderter Steuerparamter an Stromquelle
 - Abschaltsignal über RS485

Randbedingungen

- IR-Signale zeigen sich undifferenziert -> Auflösung der ADC >8 Bit
- Prozessorleistung des Champ ist nicht üppig (max. 16 Mips*)
- UART-Schnittstellen der Quinto nur mit zwei Duplex-RS485: 4x UART
- Zahl nutzbarer Prozessoren (>5 UARTs) ist stark eingeschränkt


-> Nutzung eines Champ-Konzepts als Prozeßregler nicht befriedigend.

Lösungsansatz

- Räumliche Zuordnung von Spektralregler und Schweißmaschine (Kabellänge < 1 m) um UARTs direkt kommunizieren lassen zu können
- Nutzung der differentiellen Verbindungen des Champ zur Datenübertragung (bis 5 m)

Komponententeilung

- Isolierte USB-Programmierschnittstelle RS485 (USB2SERIAL) zum PC
- Photo-Vorverstärker Champ + ChampOS als Frontend
- Regler WCTR mit Hutschienengehäuse in der Schweißmaschine



Selektion der Hardware

- Anforderungen
 - >3 UARTs (2x SM, 1x PC, 1x Champ)
 - >8 ADC mit 1MHz (6x Photodioden + U + I)
 - >200 Befehle pro Sample (20µs) -> mehr als 10 Mips
- Prozessoren 8 Bit: (kürzeste Entwicklungszeiten)
 - ATmega 640/1280/2560 (je 4 UARTs, ADC real 7 Bit, <16 Mips)
 - ATxmega... (5...8 UARTs, 12...16 ADC a 10 Bit, <32 Mips)
- FPGA: 'Soft-Core', VHDL-Synthese, VHDL-Prozessor-Core
 - Evaluierung Actel Fusion, Actel Igloo-nano Designkits
 - Evaluierung eines VHDL-Core (PIC 8 Bit, 35 Befehle, <50 Mips)
 - extremer Zeitaufwand für Entwicklung
 - höchste Unflexibilität gegen Softwaremodifikationen
 - für Forschungsbelange zu unflexibel -> Abbruch
- Prozessoren 32 Bit: (hohe Leistung)
 - ARM7 CortexM3: STM32F10x (3...5 UARTs, 8x 12Bit ADC 1MS/s, 2x DAC, 72x4=288 MBps, 100 Mdips*, 100 Mwips**)

*dips: Drhystone instructions per second, includes integer operations

**wips: Whetstone instructions per second, includes floating point operations

Table 3. STM32F105xx and STM32F107xx family versus STM32F103xx family


STM32 device	Low-density STM32F103xx devices		Medium-density STM32F103xx devices			High-density STM32F103xx devices			STM32F105xx			STM32F107xx	
Flash size (KB)	16	32	32	64	128	256	384	512	64	128	256	128	256
RAM size (KB)	6	10	10	20	20	48	64	64	20	32	64	48	64
144 pins													
100 pins													
64 pins													
48 pins													
36 pins													
	2 × USARTs 2 × 16-bit timers 1 × SPI, 1 × I ² C, USB, CAN, 1 × PWM timer 2 × ADCs		2 × USARTs 2 × 16-bit timers 1 × SPI, 1 × I ² C, USB, CAN, 1 × PWM timer 2 × ADCs			3 × USARTs 3 × 16-bit timers 2 × SPIs, 2 × I ² Cs, USB, CAN, 1 × PWM timer 2 × ADCs			5 × USARTs 4 × 16-bit timers, 2 × basic timers, 3 × SPIs, 2 × I ² Ss, 2 × I ² Cs, USB, CAN, 2 × PWM timers 3 × ADCs, 1 × DAC, 1 × SDIO, FSMC (100- and 144-pin packages ⁽¹⁾)			5 × USARTs, 4 × 16-bit timers, 2 × basic timers, 3 × SPIs, 2 × I ² Ss, 2 × I ² Cs, USB OTG FS, 2 × CANs, 1 × PWM timer, 2 × ADCs, 1 × DAC	
												5 × USARTs, 4 × 16-bit timers, 2 × basic timers, 2 × SPIs ⁽²⁾ , 1 × I ² S ⁽²⁾ , 1 × I ² C ⁽²⁾ , USB OTG FS, 2 × CANs, 1 × PWM timer, 2 × ADCs, 1 × DAC, Ethernet	

1. Ports F and G are not available in devices delivered in 100-pin packages.

2. In STM32F107xx devices, SPI2, I2S2 and I2C2 are not available when the Ethernet is being used.


ARM CortexM3: STM 32 F 103 RET6

- Core: 32-bit ARM7 Cortex-M3 CPU
- 72 MHz maximum frequency
- 1.25 Mdips/MHz (Dhrystone 2.1)
- Single-cycle multiplication and division
- 512 Kbytes flash memory
- 64 Kbytes SRAM
- $2 \times$ 12-bit A/D converters a 16 chl/ 1MSps
 - > 8 chl in
- $2 \times$ 12-bit D/A converters >1MSps (1 μ s)
 - > analog out
- 13 interfaces
 - > 4 UARTs used
 - (5 UARTs, 3 SPI, 2 I²C, SSI, SDIO, Irda, Ethernet, USB-OTG)
- Serial wire debug (SWD) & JTAG interface
- 48 pin LQFP ... 64 pin LQFP ... 100 pin BGA
- Problem: derzeit nur ein C-Compiler (Codesourcery G11),
Open-Source Tools sind unbrauchbar, Profi-Tools funktionieren nicht:
unvorhergesehener Zeitverlust etwa 6 Monate




Modif. Ziel-Architektur (Kopplung mit UARTs der Quinto)

— analog
— digital




Quinto-Interaktionsansatz

- UART-FIFO (3.3V/ 115200 Baud/TX-RX mit XON/XOFF)




Kommunikation



Anschluß Quinto

- Auftrennung der TxD/RxD-Schnittstelle zwischen Bedienteil und DSP
- Wenn WCTR nicht angeschlossen, sind Jumper zu setzen



Datenaustausch mit Quinto ("Prozeßregler")




- Basis: Quinto II Prozessregler,
System-Dokumentation Version 2.10 / 16.04.2002
- Init über Bedienteil
- WCTR lauscht mit auf *rp*-Befehl, dieser legt den Regler für die Zündphase ("*rz*") oder die Prozessphase ("*rp*") fest
- Änderung von Prozessparametern im laufenden Prozeß über *p[<Index><Wert>...]* - Prozessparameter ändern
- Der Befehl *p* ändert einen oder mehrere Prozessparameter aus dem *rp*-Befehl. Damit kann bei laufendem Prozess in die Reglerparameter eingegriffen werden.

Beispiel:

Nachdem die Prozessphase des obigen Beispiels für E-Hand läuft, kann z.B. mit "*pb290d60|r|n*" der Parameter *SwtUDrive* auf 29 V und *ParkpDrive* auf 60 A/V umgestellt werden.

Champ-dRec Interface (Prinzip)

- Unsymmetrische Umsetzung der Analog-Pegel von 5V auf 3.3V (STM32F103-Input)



Title

CHAMP dRec ADC-Interface

Anschluß Champ & dRec

Champ6

- WCTR sitzt zwischen CHAMP und dRec
- Anschlußformat des Champ bleibt unverändert bestehen
 - K1...K6 analog
 - 5V-Stromzufuhr
 - RS485
- Mini-OS "champOS" bleibt für Gain & Timing der Photoverstärker
- Kommunikation über WinXP über isol. RS485-USB mit Hyperterminal 9600-N-8-1-N
 - Atmel-Assembler/C unter Studio4/WINAVR
 - AVR-ISP-MKII über USBprog



UARTs

Data Frame Aufbau

- **Startbit = 0**
 - Bit 0
 - Bit 1
 - Bit 2
 - Bit 3
 - Bit 4
 - Bit 5
 - Bit 6
 - Bit 7
 - **Stopbit = 1**
(Pegel bleibt auf 1 stehen)
- 
- The diagram shows a vertical line with a downward-pointing arrow at the bottom. To the right of the arrow, the text 'Zeit t' is written. To the left of the arrow, the text 'LSB zuerst!' is written.

■ Zu Beginn jedes Frames wird Flag TXE = 1, Interrupt wird gegeben bei USART_CR1 / TXEIE (TXE interrupt enable)

■ Frameende wird mit Flag TC = 1 signalisiert bei USART_CR1 / TCIE (TC interrupt enable)

RS485:

READ = TXE & TC

Flags TXE und TC siehe Fig.241, S. 660,
STM32F10x Reference Manual, RM0008

Boot-Modes

- Debug
(with SRAM)



H
L

- Code download
(UART1-flashloader)




H
L

- Work
(Start from flash)



H
L




JP5 JP4



- Code-Download (Flashload) nicht über JTAG möglich, nach RESET geht nichts mehr
- Flash wird zerstört bei SRAM Debug über JTAG/SWD (Ursache unbekannt)

Buchsen und Steckerbelegungen

- Siehe auch Schaltpläne




Schwerpunkte

Simulation/Emulation/Testumgebung:

- 4-Kanal Plasmasimulator (PCB AT13 mit ATtiny13, ASM)
- Emulation Bedienteil (Olimex Testboard ATmega8, ASM)
- Emulation Stromquelle (Olimex Testboard ATmega8, ASM)
- Inbetriebnahme GCC, openOCD, JTAG-Wiggler, Eclipse IDE
- Loggen des Datenverkehrs Quinto

WCTR-Module:

- ADC, DAC
- UART + RS_IO, UART-Spiegel
- Kommunikation PC
- Kommunikation CHAMP
- Kommunikation Bedienteil
- Kommunikation Stromquelle
- Control-Algorithmus
- Regler-Algorithmus



Software - Spectral welding OS "SOS"

WCTR

- Mini-OS "SOS" in C
- Kommunikation mit Bedienteil + Stromquelle über Format des Cloos "Quinto II Prozeßregler" über UART mit 3.3 V, 115200 8+1 TX/RX oder XON (11h) / XOFF (13h)
- Kommunikation mit WinXP über isol. RS485-USB mit Hyperterminal 9600-N-8-1-N
- CortexM3-Compiler: Raisonance Ride7
- JTAG-debug: Raisonance Rlink
- Code-Upload auch ST-flash bootload oder MCU-ISP
- Spezielle C-Librarys von ST nutzbar:
 - CEC (HDMI 1.3)
 - DSP (Speex Audio Coder/Decoder)
 - USB/OTG

Mini-Betriebssystem "SOS" (Spectral welding OS)

- Ohne Filesystem
- Es werden analog zum Champ interaktiv mit Kürzeln ladbare Programmteile entworfen
- Parts:
 - Reset
 - Init (Parameter, Offsetkompensation)
 - Listen (to Quinto)
 - List Parameter
 - Set Parameter
 - Work (Prozess nachregeln)
- Kommunikation mit Hyperterminal
- Hardware gestattet, daß beide über gemeinsame Schnittstelle kommunizieren

Arbeitsetappen

1. Kommunikation Bedienteil/Stromquelle aufzeichnen und an Hyperterminal weiterleiten
 - UART1: PC/Hyperterminal
 - UART2: Stromquelle
 - UART3: Bedienteil
2. ADC-Werte vom Champ aufnehmen und bearbeiten
3. Verarbeitungsalgorithmus implementieren
4. Modifizierte Einstellungen an Stromquelle weiterreichen

Referenzen


- **WCTRV10 + Adapterv10**
 - Schaltpläne
 - Bestückungslisten
 - Layout
- **Kommunikationsschnittstelle** Quinto403
- **STM32F103RET6**
 - Datenblatt
 - Simulationsdaten
 - CM3-Tools
 - Softwarebibliothek



Vielen Dank für die
Aufmerksamkeit!

Dr. G. Heinz
GFaI
Rudower Chausee 30
12489 Berlin
Tel. (030) 6392 -1652


WCTRV10
RS
DZ
mailto:rschulz@gfa1.de
© 2009
RKM




Spectral Welding Controller (Root) Revised: Tuesday, August 18, 2009
WCTR heinz@gfai.de Revision: 1.0 WCTRv10




Bill Of Materials August 18,2009 9:18:29
Item Qty Reference Part

1	3	ST1,BU1,BU2	ST10x2
2	2	BU5,BU3	BU5x1
3	1	BU6	BU8x1_90°
4	1	BU7	MIC24011-0101
5	1	BU8	ST5x2
6	1	BU9	USB_B
7	1	BU10	RJ10
8	1	BU11	BU4x1
9	1	BU12	BU6x1
10	2	BU42,BU41	BU4x1_90°
11	4	C1,C2,C9,C12	10p
12	12	C3,C4,C6,C8,C13,C16,C18, C19,C20,C21,C23,C26	220n
13	3	C5,C7,C27	33n
14	3	C10,C22,C24	10u
15	3	C11,C15,C25	100n
16	1	C14	10n
17	1	C38	47u
18	5	D1,D2,D3,D4,D5	green
19	1	D6	BAT48
20	2	FU1,FU2	250m
21	7	JP1,JP2,JP6,JP7,JP8,JP9, JP10	ST2x1
22	3	ST2,JP4,JP5	ST3x1
23	3	L1,L2,L3	FB
24	1	Q1	32768Hz
25	1	Q2	CSTCC8M00
26	1	Q3	A250J8C
27	5	R1,R7,R15,R21,R55	2k2
28	2	R2,R8	0
29	4	R3,R4,R5,R6	330
30	3	R9,R10,R32	6k8
31	5	R11,R12,R33,R34,R35	3k3
32	6	R13,R18,R19,R24,R53,R58	56k
33	3	R14,R20,R54	18k
34	3	R16,R22,R56	120
35	3	R17,R23,R57	33k
36	1	R25	2k0
37	4	R26,R27,R28,R29	50
38	7	R30,R31,R46,R47,R48,R49, R50	100
39	10	R36,R37,R38,R39,R40,R41, R42,R43,R44,R45	10k
40	2	R51,R52	22
41	1	ST3	ST6x1
42	2	SW1,SW2	PHAP3301
43	1	U1	STM32F103Rx-LQFP64
44	2	U4,U2	BSS123
45	1	U3	NC7WZU04
46	1	U5	AD8532
47	3	U6,U7,U11	LTC485
48	1	U8	ENC28J60
49	1	U9	MAX809SQ293
50	1	U10	MC33269-3.3T3G






Title			
Buttons and Switches			
Size	Document Number	M1	Rev
A4	WCTR heinz@gfai.de		1.0
Date:	Tuesday, August 18, 2009	Sheet	5 of 10



JP9, JP10: Jumper zwischen A-B an Endpoints einsetzen
 C5, C7: dynamische Terminierung (stromsparend)
 BU41, BU42 und BU6 gehen zum ADAPTERv10

Title		RS485 CHAMP-Interface über Champ-ADAPTER		M2	Rev 1.0
Size	A4	Document Number	WCTRv10		
Date:	Thursday, November 19, 2009	Sheet	3	of	10



Bug: Pin22 VSSOSC lag auf
VDD3V3, korr. 10/2009

Title


Ethernet & SPI

M3

Size
A4

Document Number
WCTRv10

Rev
1.0



Title

LEDs

M5

Size

A4

Document Number

WCTR heinz@gfai.de

Rev

1.0

Date:

Tuesday, August 18, 2009




Sheet

8

of

10


Power
Input




WCTR benötigt 3,3V und 5V

Title			
Power Supply			
Size	Document Number		Rev
A4	WCTrv10		1.0
Date:	Tuesday, August 18, 2009	Sheet	7 of 10

M6





Title			
Notebook-RS485-Interface			
Size	Document Number	M8	Rev
A4	WCTRv10		1.0
Date:	Tuesday, August 18, 2009	Sheet	10 of 10

USB-B:

1 +5V red
2 DM white
3 DP green
4 GND
black

BU9



USB_B

1
2
3
4

2

C25

100n

D6

BAT48



1

JP7 PWR-USB



ST2x1

VDD5V

R51

22

R52

22

USBM
USBP

Title

USB-Interface

Size

A4

Document Number

WCTRv10

M9

Rev

1.0

Date:

Tuesday, August 18, 2009

Sheet

9

of

10

WCTR-Champ-dRec ADAPTERv10 heinz@gfa1.de 8/2009

K456 CHAMP
K456 dRec

BU4

BU3

BU3

R32

R36

R33

R4

R5

R1

C2

R31

R35

R34

R3

R6

R2

R26

R30

R27

R10

R11

R7

R25

R29

R28

R9

R12

R8

C1

R20

R24

R21

R16

R17

R13

R19

R23

R22

R15

R18

R14

R1

R2

R3

R4

R5

R6

R7

R8

R9

R10

R11

R12

R13

R14

R15

R16

R17

R18

R19

R20

R21

R22

R23

R24

R25

R26

R27

R28

R29

R30

R31

R32

R33

R34

R35

R36

R37

R38

R39

R40

R41

R42

R43

R44

R45

R46

R47

R48

R49

R50

R51

R52

R53

R54

R55

R56

R57

R58

R59

R60

R61

R62

R63

R64

R65

R66

R67

R68

R69

R70

R71

R72

R73

R74

R75

R76

R77

R78

R79

R80

R81

R82

R83

R84

R85

R86

R87

R88

R89

R90

R91

R92

R93

R94

R95

R96

R97

R98

R99

R100

R101

R102

R103

R104

R105

R106

R107

R108

R109

R110

R111

R112

R113

R114

R115

R116

R117

R118

R119

R120

R121

R122

R123

R124

R125

R126

R127

R128

R129

R130

R131

R132

R133

R134

R135

R136

R137

R138

R139

R140

R141

R142

R143

R144

R145

R146

R147

R148

R149

R150

R151

R152

R153

R154

R155

R156

R157

R158

R159

R160

R161

R162

R163

R164

R165

R166

R167

R168

R169

R170

R171

R172

R173

R174

R175

R176

R177

R178

R179

R180

R181

R182

R183

R184

R185

R186

R187

R188

R189

R190

R191

R192

R193

R194

R195

R196

R197

R198

R199

R200

R201

R202

R203

R204

R205

R206

R207

R208

R209

R210

R211

R212

R213

R214

R215

R216

R217

R218

R219

R220

R221

R222

R223

R224

R225

R226

R227

R228

R229

R230

R231

R232

R233

R234

R235

R236

R237

R238

R239

R240

R241

R242

R243

R244

R245

R246

R247

R248

R249

R250

R251

R252

R253

R254

R255

R256

R257

R258

R259

R260

R261

R262

R263

R264

R265

R266

R267

R268

R269

R270

R271

R272

R273

R274

R275

R276

R277

R278

R279

R280

R281

R282

R283

R284

R285

R286

R287


R288

R289

R290

Bill Of Materials August 18,2009 11:00:15 Page1

Item	Qty	Reference	Part
1	4	BU1,BU2,BU3,BU4	MOLEX43950-0007
2	5	C1,C2,C3,C4	220n stehend
3	4	JP1,JP2,JP3,JP4	ST3x1
4	12	R1,R2,R7,R8,R13,R14,R19, R20,R25,R26,R31,R32	3k3
5	12	R3,R4,R9,R10,R15,R16,R21, R22,R27,R28,R33,R34	4k7
6	12	R5,R6,R11,R12,R17,R18, R23,R24,R29,R30,R35,R36	6k8
7	1	ST6	ST8x1_90°
8	2	ST42,ST41	ST4x1_90°
9	6	U1,U2,U3,U4,U5,U6	AD8532
10	1	C41	220n SMD



Title

Champ-Adapter für WCTR



Size
A4

Document Number
WCTR-A heinz@gfai.de

Rev
1.0

Date: Tuesday, August 18, 2009

Sheet 1 of 7



Title		
Differenzverstärker DIFFAMP		
Size	Document Number	Rev
A4	WCTR heinz@gfai.de	1.0
Date:	Monday, August 17, 2009	Sheet 2 of 7