zurück

Vom Beginn des Schaltkreisentwurfs im INT

Die ersten Berliner Schaltkreise wurden in Ost-Berlin (bis 1989 Hauptstadt der DDR) entwickelt. Produziert wurden sie im Halbleiterwerk Frankfurt/Oder (HFO), im Zentrum für Mikroelektronik Dresden (ZMD) und im Funkwerk Erfurt (FWE -> MME). Bei ersten Schritten half das Funkwerk Erfurt mit. Die DDR war damals wirtschaftlich vom Westen isoliert. Reisen in den Westen waren mir und meinen Kollegen nicht möglich. Die "Mauer" verhinderte nicht nur "Republikflucht", sondern behinderte auch wissenschaftlichen Austausch. Um unliebsames Wissen nicht in den Westen abfließen zu lassen, wurden wesentliche Entwicklungen jeglicher Art unter Geheimnisschutz gestellt. Der Ingenieur hatte unter Strafandrohung seinen Verzicht auf alle Westkontakte zu unterschreiben. Familienbande nach dem Westen wurden bedenkenlos zerrissen. Die Genossen der Staatssicherheit hatten die vollständige Kontrolle über die Gesellschaft übernommen. Wenn man ein Datenblatt oder ein neues, westliches Bauteil brauchte, hatte man im INT bei der Strukturbezeichnung ST (Sonderaufgaben/Technik) anzuklopfen. Und Mikroelektronik, ohne die unser Alltag heute nicht mehr denkbar wäre, wurde damals belächelt. "Ham' se schon jehört: Die jungen Leute wolln jetzt Schaltkreise entwickeln!" - "Det ick nich lache!".

Ort des Geschehens:


Folgen einer Gewerkschaftsversammlung 1977

Im Sommer 1977 fand eine Gewerkschaftsversammlung im INT statt. Unter anderem erhitzten sich die Gemüter daran, wie das INT den Weg in die Mikroelektronik schaffen könnte. Überall war erkennbar, daß Nachrichtentechnik nicht mit Standardschaltkreisen (OPV, TTL, Mikrocontroller) auskommen würde. Wir brauchen kundenspezifische Schaltkreise (ASIC - Application Specific Integrated Circuits), um die analoge Relaistechnik ablösen zu können. Nur: Wer sollte die Schaltkreise entwickeln und produzieren?

Damals entwickelte der Autor im INT, Abt. TB4 bei Günther Warme und Bernd Grafunder an einem ersten Berliner Mikrorechner auf Basis des Intel 8008 (dessen DDR-Kopie hieß U808) mit. In Ostberlin gab es damals wenige Teams, die sich mit so exotischen Dingen beschäftigten: Neben Günther Warmes Team gab es wenigstens noch das von Dr. (Joachim?) Matschke geleitete Team, der nach der Wende zu den Gründungsvätern der Technikwissenschaften an der HFÖ Berlin-Karlshorst (heute HTW Berlin-Schöneweide) gehörte.

Nebenbei fertigten wir ab 1977 Rückübersetzungen von IC für das Funkwerk Erfurt (FWE, MME) an. Wir wußten, daß die DDR-Halbleiterelektronik keinerlei freie Entwicklerkapazitäten hatte, schon gar nicht für das Kombinat Nachrichtenelektronik. Im Tausch gegen Schaltkreise, Baugruppen oder Software (Lochbänder) hatte Günther Warme diesen Deal organisiert. Im Klartext: "Wir helfen euch bei der Prüffolgenentwicklung und ihr gebt uns Naturalien dafür". Im Bereich von Elektronik-Entwicklungen basierte die DDR-Wirtschaft damals auf Tauschwirtschaft. Eine Plankennziffer bekam man natürlich nicht für irgendwelche Mindermengen neuester Schaltkreise, wie sie in Entwicklungsbereichen gebraucht wurden.

Ausgehend vom Transistorplan der Z80-Schaltkreise, der möglicherweise schon vom Hersteller kam, machte ich nebenher ab 1977 Logikpläne und Logikbibliotheken. Dabei entstand eine erste SIMPER-Modellbibliothek [2] für die Logiksimulation für U880 PIO (U855) und CTC (U857). SIMPER war der damals leistungsfähigste Logiksimulator in der DDR. Er kam aus dem INT von den Kollegen um Herrn Dr. Werrmann und Herrn Schalldach in der INT-Außenstelle Altglienicke, Baracken Ewaldstr. 68-82, siehe auch Anmerkung (2).

Bild 1a: U855 (PIO) und U857 (CTC) im Gehäuse

Allerdings hatte SIMPER ein Problem. Bei MOS-ED-Schaltungen (MOS-Enhancement-Depletion ~ nSGT oder NMOS) waren mehrfache Open-Drain-Gatter sehr beliebt. Praktisch alle Mikroprozessoren liefen damit in NMOS (nSGT). NMOS war schneller als PMOS, hatte eine vierfach höhere Packungsdichte als CMOS (CSGT) und bot eine viel höhere Entwurfssicherheit als I²L.

Beim Open-Drain-Gatter wird eine Leitung von einem "Pull-Up" Widerstand (als Depletion-Transistor) statisch (auf VDD ~ logisch High oder "1") hochgezogen: Die Leitung kann aber von Enhancement-Transistoren in verschiedenen Baugruppen herunter gezogen werden (z.B. zur Auslösung eines Interrupts, eines Resets etc.. SIMPER kannte diesen Gattertyp nicht. Die Logikmodellierung entwickelte sich damit zum Albtraum. Fehler über Fehler entstanden. Und der Logikplan hatte anschließend nichts mehr mit dem Layout gemein [2], er wurde unübersichtlich und fehlerbehaftet.

Erst mit der Fertigstellung des LSI-Simulators (4) [5] der Kollegen um Franz Rößler und Wolfgang Hecker in Erfurt entfiel dieser fehleranfällige Zwischenschritt der Konvertierung der Transistorschaltung in die Logikschaltung. Der LSI-Simulator arbeitete auf Transistor-Ebene (als Schalter-Simulator) statt mit Logikgattern. Er gestattete die direkte Eingabe des Transistorplans. Dieser konnte damit ohne Konvertierungsfehler simuliert werden.

Manfred Hanel und Joachim Feierabend vom Bereich Vermittlungstechnik (V) entwickelten mit unseren Logikplänen die Prüffolgen für Z80 PIO und Z80 CTC. Joachim Feierabend diplomierte 1979 mit einem Prüfgerät für die U855 PIO.

Auf einem Ausschnitt der Rückübersetzung finden sich Fragezeichen: Wir wußten zunächst nicht, um welchen Schaltkreis es sich eigentlich handelte, der spätere Favorit Z80 war für uns zu weit weg. Aus damaliger Sicht sprach mehr für den Intel 8253, die Zilog CTC dürfte eigentlich gerade erst auf den Markt gekommen sein. Da wir das Layout nicht kannten (wir hatten von Erfurt nur die Netzliste erhalten), wußten wir zunächst nicht, woran wir arbeiten. Unser Input waren mehr oder minder konfuse Transistorpläne. Die Notiz "Z80-CTC" auf dem Logikplan wurde von mir erst später nachgetragen, als ich ahnte, daß dieser irgendwo privat abgelegte Logikplan vielleicht einmal interessant werden würde.

Wie wir heute wissen, hatte man im RGW auf die Intel 8080-Serie gesetzt. Die DDR aber ließ sich ganz schnell von den Vorteilen des Zilog Z80 Systems überzeugen (nur eine Betriebsspannung, internes dRAM-Refresh, nette Interrupts etc.). Die RGW-Linie aber war das schon vorher auf den Markt gekommene Intel 8080 System. Die DDR wich somit vom rechten Weg ab. So stieß die spätere Verwendung des Zilog Z80-Systems in NZ400-Zentralen für die NVA beim "großen Bruder" zunächst auf Unwillen. Erst später setzte sich das Z80-System auch RGW-weit durch.

Produktionsbeginn der U880 Schaltkreise war 1980. Erstaunlich schnell, wenn man bedenkt, daß Zilog den Z80 selbst erst im Juli 1976 auf den Markt brachte. Wir standen unter Hochdruck.

Bild 1b: Teil der Rückübersetzung vom Zilog-CTC. Rechts Teil des Schaltplans des U857 (um 1978), links ein Auszug davon. Die Schrift ist die des Autors. Der IC wurde im INT für die Generierung von Prüffolgen aufbereitet.

Zurück zur Gewerkschaftsversammlung.
Ich stand auf und tat meine Meinung kund, sinngemäß etwa: "Ich denke, daß wir nicht die Spur einer Chance haben, daß man im KME (Kombinat Mikroelektronik) auch nur einen einzigen Schaltkreis für uns entwickeln wird, dafür reichen vorhandene Kapazitäten im KME nicht aus."

Der im Präsidium sitzende Technologiedirektor des INT Dr. Lothar Auer antwortete: "In meiner Abschlußarbeit auf der Parteischule ... kam ich genau zum selben Schluß: Wir kommen nicht daran vorbei, uns selbst zu helfen. Sie (er zeigte auf mich) kommen morgen früh um acht Uhr zu mir, dann besprechen wir, was zu tun ist!"

Am nächsten Morgen saß ich in seinem Büro und wir schmiedeten Pläne. Er hatte erfahren, daß an der TU Dresden ein postgraduales Sonderstudium "Mikroelektronik" eingerichtet werden soll. Ich schaute mir die Unterlagen an, war begeistert und meldete mich an. Ein Jahr lang, vom 12.9.77 bis 31.5.1978, fuhr ich alle vier Wochen für eine Woche in ein Studentenwohnheim an der Prager Straße (heute St. Petersburger Str. 25) nach Dresden, dort brachten uns die Spitzenkräfte der TU Sektion 9 (Informationstechnik) die Grundlagen des Schaltkreisentwurfs bei, siehe auch das Zeugnis.

Prof. Groß, Prof. Wolfgang Albrecht, Prof. Dieter Landgraf-Dietz, Prof. Albrecht Möschwitzer (Fach "Mikroelektronik") und Prof. Horst Elschner gaben die Praxis von Transistormodellierung, Layoutentwurf, Netzwerk- und Logiksimulation, Prof. Cimanders Assistent gab das Fach "Mikrorechner" (der Professor selbst verstand noch nichts davon) und Prof. Karl-Heinz Diener lehrte im Fach Halbleiterelektronik die spezielle Feldtheorie - die Berechnung von Raumladungszonen und Halbleiterübergängen. Bedauerlicherweise wird diese geschichtliche Ära enormen Wissenszuwachses an der TU Dresden heute vollkommen ausgeblendet, [9]. Der Fortschritt der DDR-Mikroelektronik war ohne diese Professoren in Dresden undenkbar. Umso bedauerlicher ist es, daß man von Albrecht Möschwitzer nicht einmal eine Biographie oder ein Foto im Internet findet.

Bei Albrecht Möschwitzer wurde dann eine Abschlußarbeit geschrieben: Ich hatte einen 5-Bit Gebührenzähler für Telefonanlagen zu entwerfen, wenig zeitgemäß noch in PMOS-Hochvolt-Technologie mit negativer Betriebsspannung von -30 Volt. Das Layout wurde im Maßstab 1000:1 gezeichnet, 1 Mikrometer entsprach einem Millimeter auf dem Papier. Leider sind weder Layout, noch schriftlicher Teil erhalten. Wahrscheinlich stand gerade wieder keine Kopiermöglichkeit zur Verfügung. Im Bild sind die komplizierten PMOS-Entwurfsregeln zu erahnen:

Bild 1c: Links: Entwurfsregeln der 1978 schon veralteten PMOS-Hochvolttechnik im Maßstab 1000:1 (1 mm ~ 1 m). Rechts: Schaltplan des Gebührenzählers

Jedesmal zitterten einem die Knie, wenn man zu Möschwitzer vorgeladen wurde. Er war der Pabst der DDR-Mikroelektronik jener Zeit. Ähnlich wie Karl Nendel hatte Albrecht Möschwitzer ohne Rücksicht auf persönliche Belange eine ätzend geradlinige Art, in atemberaubender Geschwindigkeit auf den Punkt zu kommen. Es war begeisternd, mit ihm - stets in kürzester Zeit - fachliche Probleme zu diskutieren.

Die PMOS-Gatewanne war noch nicht selbstjustierend wie bei Intels Silicon-Gate-Technologie (SGT) des Intel 4004 [10] aus dem Jahre 1971, sie mußte separat gezeichnet werden. Das hatte Konsequenzen für die Ausbeute. Verrutschte die Gatewannen-Maske nur um zehntel Mikrometer, funktionierten die IC des Wafers nicht mehr. Auch sank erst mit den Silizium-Gates die Schwellspannung der Transistoren, erst damit konnte die Betriebsspannung der IC verringert werden. Nach meiner Erinnerung hatten die PMOS-Transistoren eine typische Schwellspannung von -3Volt (+/- 20%).

Insofern entstand erst durch die Einführung der selbstjustierenden Polysil-Gates mit der Silicon-Gate-Technology die Möglichkeit, wesentlich kleinere Strukturen fertigen zu können. PMOS war wirklich noch MOS (Metall-Oxid-Silizium). Über dem Gateoxid lag Aluminium als Gate. Allgemein vergessen: Erst die von Fairchild 1968 eingeführte SGT ermöglichte die Entwicklung unserer heutigen Mikroelektronik.

Damals existierte noch ein erbitterter Technologiestreit zwischen bipolar (SBC, I²L) und unipolar (PMOS, nSGT, CSGT) Technologien, der auch an der TU Dresden immer wieder zu heftigen Debatten führte. Mit I²L ließ sich eine vielfach höhere Packungsdichte als mit MOS erzielen, dafür verbrauchte MOS weniger Ruhestrom. Insbesondere aber die Frage der Verkopplung von Fan-Out und Stromergiebigkeit des treibenden Transistors führte zu zusätzlichen Problemen beim I²L-Entwurf, sodaß MOS-Technologien die Oberhand gewannen.

Letztlich setzten sich für erste Taschenrechner und Prozessoren pSGT-HV (Hochvolt) zum Beispiel beim Intel 4004 (mit minus 15 Volt) durch. Etwa ab 1975 kam der Siegeszug der nSGT (NMOS) Technik mit 5 Volt Betriebsspannung. Vom Flächenverbrauch lag nSGT in der Mitte zwischen I²L und CSGT (CMOS) (Intel 8080, Zilog Z80 etc.). Erst Mitte der 80-er Jahre wurden die Strukturgrößen so klein, daß die statisch verlustfreie, aber mehr als doppelt so flächenintensive CMOS-Technologie (CSGT) ihren universellen Siegeszug antrat und die nSGT langsam ausstarb.

Als der erste (marktgängige) Mikroprozessor Intel 4004 im Jahre 1971 herauskam, flogen Menschen noch zum Mond. Seither werden die Innovationen wieder kleiner. Denken wir an Genderwahn, Gendersprech, Corona-Lockdown, Kraftwerkszerstörung oder E-Mobilität, scheint es so, als hätte die Menschheit ihren intellektuellen und kulturellen Höhepunkt tatsächlich schon sehr weit überschritten.

Starthilfe vom Funkwerk Erfurt (FWE/MME)

Eigentlich begann alles mit dieser Kooperation mit dem FWE. Wir wollten lernen, wie man Schaltkreise entwickelt, um später eigene zu machen. Vom FWE bekamen wir die Chance, einen ersten, eigenen Mikrocontrollerbaustein zu entwickeln. Im Gegenzug hatte das INT den Logiksimulator Simper (2) zu bieten, der interessierte die Entwerfer des FWE solange, bis sie mit ihrem eigenen "LSI-Simulator" (4) [5] arbeiten konnten.

Vielleicht nahm Prof. Franz Rößler (1) uns auch nicht ernst. Im September 1979 bekamen wir Fotos eines geeigneten Übungs-IC, des Tastatur- und Anzeigedecoders Intel 8279 sowie dessen Entwurfsregeln. Aufgefundene Folien [1] erinnern daran. Wir übersetzten die Schaltung aus dem Layout zurück (Gerd Heinz und Uli Dietrich). Auf der Rückseite notierte ich: "Rückübersetzung 1979/1980, 4500 Transistoren, 14-tägige Heimarbeit 23. Oktober bis 2. November 1979 (allein zu Haus mit einjähriger Tochter)". Im ersten Schritt entstand ein Transistorplan. Der IC war in nSGT realisiert (nSGT: n-Enhancement und n-Depletion Transistoren, auch als NMOS-ED-Technologie bezeichnet). Daraus konnten wir die Logikpläne für SIMPER (2) [2] machen.

Was wir dabei lernten, war wertvoll. Wir bekamen eine Vorstellung vom Layoutentwurf, von nSGT-Schaltungstechnik und von Transistormodellierung. Wir bemerkten, daß Intel seine Schaltkreise mit gravierender Manpower macht - über die wir nicht annähernd verfügten (meine damalige Schätzung zum 8279 lag bei 50 Mannjahren). Vergleicht man das Layout des 8279 mit dem des Intel 4004, dann wird bewußt, daß sich die IC in der Designeffiziens bereits unterscheiden. So hatte der Intel 4004 etwas klarere Wiederholstrukturen. Er dürfte mit einem Bruchteil der Mannpower des 8279 ausgekommen sein. Erst Mead/Conway (3) [3] brachten 1979 mit dem Buch "Introduction to VLSI-Systems" den Gedanken der Wiederholstrukturen zum Durchbruch. 1980 besorgte der Kollege Dr. Karl-Adolf (Ali) Zech eine Kopie des Buches aus dem Westen, die unter IC-Designern der DDR verbreitet wurde.

Bild 2: Übersichtsfoto für die Rückübersetzung des Übungsschaltkreises (seitenverkehrt), n-Channel Silicon Gate Technology (nSGT). Jede rote Nummer gehörte zu einem Detailfoto im Format A3. Es entstanden 7x10 Fotos im Format A3. Das Layout war im Funkwerk Erfurt fotografiert worden.

Im Gegensatz zur BRD unterschied man in den USA und in der DDR begrifflich zwischen MOS (Metal Oxid Silicon) und SGT (Silicon Gate Technology), MOS gab es nur zu Anfang als PMOS, danach gab es ausschließlich selbstjustierende (polymorphe) Silizium Gates - SGT (weltweit). Schon der Intel 4004 Prozessor hatte im Jahre 1971 selbstjustierende Gates, er war in p-Kanal SGT (pSGT) mit (eigentlich) negativer Betriebsspannung und aus heutiger Sicht negativer Logik gefertigt. Um mit TTL oder nSGT kompatibel zu werden, war ein Trick erforderlich: GND des pSGT-Chips ist auf +5 Volt, VDD auf -9 Volt zu legen. Allerdings werden damit auch alle Signale invertiert, aus "1" wird "0" und umgekehrt.

Bild 3: Eines der 70 Detailfotos des Übungs-IC im Format A3.

Man erkennt im Bild die blinde Durchnummerierung der Leitbahnen mit den darunter liegenden blind nummerierten Transistoren. Ab und an ist der vermutliche Verlauf von Polyleitungen (polykristallines Silizium) unter dem Alu blau nachgezeichnet. Um Platz zu sparen, wurden die Transistoren (Logikgatter) in genialer Weise manuell unter die Leitbahnen "gequetscht". Man sprach von "Gummizellen-Design". Das Zeichnen des Layouts eines einzigen Gatters brauchte extrem viel Zeit und Manpower. Und jedes Gatter - auch wenn es vom selben Typ wie der Vorgänger war - war neu zu zeichnen und neu zu prüfen.

Wichtig war in diesem Zusammenhang, daß Open-Drain-Schaltungen nur über Alu-Leitbahnen gekoppelt werden konnten, Poly-Leitungen hätten einen zu hohen Spannungsabfall verursacht, sie konnten nur für statisch stromlose Eingänge (Gates) genutzt werden, niemals für "verteilte" Gatter in Open-Drain Schaltungen (wired OR). Wenn man genau hinschaut, erkennt man die horizontale Signalrichtung der "langen" Alu-Leitbahnen. Die "kurze" oder Gate-Richtung ist vertikal im Polysil zu erkennen.

Um das Layout zu verstehen, orientiere man sich an den von links und rechts kommenden VDD- und GND-Fingern. Dazwischen befinden sich die Gatter dieser Reihe entsprechend den Entwurfsregeln in [1]. Allein die Rückübersetzung der siebzig A3-Layoutfotos kostete mich in Heimarbeit mehr als zwei Wochen - von früh bis spät. Dabei entstanden zunächst 'zig Dutzend A4-Blätter mit Gattern, die genau so anonym nummeriert waren, wie die Fotos. Im nächsten Schritt waren die Zuordnungen der Gatter zu Baugruppen zu ermitteln.

Kollege Uli Diedrich erstellte den folgenden Logikplan aus meinen rückübersetzten Transistorplänen der Seiten. Er arbeitete ein halbes Jahr daran. Meine Transistorpläne der Detailfotos waren sein Input. Kein einziger Fehler war erlaubt. Eine Knochenarbeit, ein zermürbender Job. Uli kündigte nach dieser Arbeit und wurde Leiter eines Jugendklubs in Mecklenburg. Besondere Probleme bereiteten die Wired-Or-Verbindungen, SIMPER kannte nur kompakte Gatter als Bauelemente. So hatte man die Wahl, den Schaltplan Layout-konform zu gestalten, oder SIMPER-gerecht. Erst der LSI-Simulator (4) aus dem FWE [5] beendete die zwingende, Verwirrung schaffende Schaltungs-Umformung in Logikgatter.

Bild 4: Rückübersetzter Logik-Schaltplan des Übungsschaltkreises mit 4500 Transistoren.

Ich schrieb später einen Aufsatz [6], um auf das Entwurfsproblem und auf den effizienteren Entwurfsstil (3) aufmerksam zu machen. Herkömmliches Gummizellen-Chip-Design brauchte um die 50 Mannjahre, David Johannsens SCHEME-79 chip (Ch.5 in Mead/Conway [3]) brauchte höchstens ein halbes für eine vergleichbare Aufgabe. Die Zeit der Gummizellen war mit Mead/Conway vorbei, aber das war erst zwei Jahre später. Neue Ideen waren gefragt. Die Zeit der CMOS-Standardzellen, der Makrozellen und der Building Blocks kam näher. Zehn Jahre später bestand ein Layout nur noch aus Rechteck-Moduln, die auf allen Seiten Kontaktanschlüsse aufwiesen.

Unser Übungsschaltkreis wurde nicht ins Layout gebracht. FWE hatte neue Prioritäten, das INT sowieso. Dennoch war es eine nützliche Kooperation. Wir lernten wichtige Leute in Erfurt kennen und bekamen eine Vorstellung davon, wie man Schaltkreise entwickelt. Mit den Erfahrungen aus diesem Knochenjob und mit den Erkenntnissen Mead/Conways gewappnet, entstand später der Aufsatz "Grundzüge des höchstintegrierten Schaltkreisentwurfs (VLSI)" [6].

Letztlich aber gab es dadurch einen Ruck. Parteileitung und Gewerkschaftsleitung konnten von der Institutsleitung überzeugt werden, die Ressourcen freizugeben zur Gründung eines Entwurfszentrums Mikroelektronik. Dazu mußten qualifizierte Mitarbeiter gefunden werden, man brauchte Räume und Mittel für Ausrüstungen und Lohn. Die waren nicht im Volkswirtschaftsplan vorgesehen. Unsere Gehälter waren die kleinsten des Instituts - aber alle warteten auf unsere Schaltkreise, so glaubten wir.


Zurück zur Hauptseite



Anmerkungen




Quellen

[1] FWE; Heinz, G.: nSGT - Entwurfsregeln Intel 8279. Vortragsfolien von 1979/80. (PDF)

[2] Heinz, G.: SIMPER-Katalog MOS-ED-Schaltungen (nSGT/NMOS) (PDF)

[3] Mead, C., Conway, L.: Introduction to VLSI-Systems. (download) (lokale Kopie)

[4] Berliner Meinungen zum 32-bit-Mikroprozessor. Berliner Zeitung vom 18.8.1989, S.2 (PDF)

[5] Rößler, F.; Fischer, P.; Möschwitzer, A.; Hecker, W.: LSISIMULATOR - ein leistungsfähiges Programm zu Funktionsverifikation hoch- und höchstintegrierter Schaltkreise. nte 34 (1984) H.6 213-214 sowie
Hecker, W.; Rößler, F.; Möschwitzer, A.: LSINET - ein neues Logik- und Timungsimulationsprogramm für LSI- und VLSI-Schaltkreise. Manuskript vom 6.5.1983, abgedruckt in nte 34 (1984) H.6 214-218. (PDF)

[6] Heinz, G.: Grundzüge des höchstintegrierten Schaltkreisentwurfs (VLSI). INT Mitteilungen, Ausgabe A, 2-82, S. 13-27 (PDF). Die Auflage in 2000 Exemplaren wurde als NfD gestempelt und nur teilweise ausgeliefert. Eine Geschichte dazu siehe (PDF).

[7] DDR-Kopie des 16-Bit Prozessors Intel 80286 (als Kern des IBM-PC-AT alias EC1835). Wikipedia: MME U80601

[8] DDR-Kopie des 32-Bit Prozessors DEC MicroVAX II, KA78032 (als Kern der K1820-Rechner). Wikipedia: MME U80701; Bob Supnik (DEC): MicroVAX II (1985)

[9] Festschrift 100 Jahre Schwachstromtechnik an der TU Dresden

[10] Layout des ersten, frei am Markt verfügbaren Mikrocontrollers Intel 4004 (Link)



zurück


Mit der Bitte um Mithilfe

Wer weiß mehr? Wer hat noch Materialien, Aufzeichnungen, Tagebücher?

Mailto info@gheinz.de

Source www.gheinz.de/publications/berliner_ics/anfang.htm

Visitors since Dez. 6, 2021: